








0




1










0 0 1 0


1 1 0 0



1 0 0 0

0 0 1 1

FLIP-FLOP RS




R	S	Q	$\overline{Q}$
0	1	1	0
0	0	1	0
1	0	0	1
0	0	0	1

Observe na tabela que para entrada $R=0$ e $S=0$ a saída Q pode ser 0 ou 1. Isto acontece porque este circuito armazena a informação. É chamado de Flip Flop RS ou Latch RS.


Também pode ser implementado com gates Nand's.

FLIP-FLOP RS



R e S atuam em nível lógico 0


FLIP-FLOP RS



R	S	Q	$\bar{Q}$
0	1	0	1
1	1	0	1
1	0	1	0
1	1	1	0

R e S atuam em nível lógico 0


Abaixo é mostrada a tabela do FF RS. A entrada $R=1$ e $S=1$ é proibida. Por que?




R	S	Q^{t+1}
0	0	Q^t
0	1	1
1	0	0
1	1	X


Circuito para “debounce” de chave

www.electroSome.com






O FF RS ao lado amostra as entradas quando “**E**” (**Enable**) estiver ativo (1), caso contrário as saídas não são alteradas. Esta entrada também é designada como relógio ou **Clock (Ck)**.




FF RS com
clock ativo em 1




FF RS com
clock ativo em 0

Flilp-Flop tipo D (Delay)

Este tipo de Flip-Flop é utilizado para armazenar uma informação “1” ou “0”. O conteúdo da entrada D é armazenado quando a entrada de **CLK** estiver ativa. Segue a tabela de funcionamento:



D	Q^{t+1}
0	0
1	1








Este tipo de FF é comumente chamado de **LATCH** ou REGISTRADOR.

Os fabricantes de CI's produzem FF's do tipo D com alternativas de "trigger" (disparo) por nível ou transição.


- Clock por Nível:
 - Nível 0
 - A entrada é amostrada quando o sinal de clock (enable) está em nível lógico 0
 - Nível 1
 - A entrada é amostrada quando o sinal de clock (enable) está em nível lógico 1
- Clock por transição:
 - Transição positiva
 - A entrada é amostrada na transição positiva do clock
 - Transição negativa
 - A entrada é amostrada na transição negativa do clock

A seguir é mostrado as representações dos FF's do tipo D




Alguns FF's possuem entradas de Clear (Clr) e Preset (PR). Estas entradas são, normalmente, utilizadas para colocar o FF em um estado inicial determinado.

Flip-Flop tipo JK






J	K	Q^{t+1}
0	0	Q^t
0	1	0
1	0	1
1	1	$\bar{Q}^t$




Existem FF's JK sensíveis à transição positiva, negativa e tipo master-slave

Flip-Flop JK Master-Slave





Flip-Flop tipo T - Trigger



T	Q^{t+1}
0	Q^t
1	$\overline{Q^t}$

